出版者的话

译者序

序

前言

第1章　Cortex-M处理器家族简介

1.1　Cortex系列概述

1.2　Cortex-M3

1.3　先进的架构特性

1.4　Cortex-M0

1.5　Cortex-M0+

1.6　Cortex-M4

1.7　DSP指令

第2章　为Cortex-M处理器家族开发软件

2.1　引言

2.2　Keil微控制器开发套件

2.3　教程练习

2.4　安装

2.5　练习：建立第一个程序

2.6　Blinky项目

2.6.1　寄存器窗口

2.6.2　反汇编窗口

2.7　项目配置

2.8　硬件调试

第3章　Cortex-M架构

3.1　引言

3.2　Cortex-M指令集

3.3　编程器的模型与CPU寄存器

3.4　程序状态寄存器

3.5　Q位和饱和运算指令

3.6　中断和多周期指令

3.7　条件执行——IF THEN块

3.8　练习：饱和运算和条件执行

3.9　Cortex-M内存映射和总线

3.10　写缓冲器

3.11　内存屏障指令

3.12　系统控制模块

3.13　位操作

3.14　练习：位段

3.15　专用位操作指令

3.16　系统时钟定时器

3.17　嵌套向量中断控制器

3.18　操作模式

3.19　中断处理之输入

3.20　中断处理之退出

3.21　中断处理之退出（重要）

3.22　练习：系统时钟中断

3.23　Cortex-M处理器异常

3.23.1　使用故障

3.23.2　总线故障

3.23.3　存储管理器故障

3.23.4　硬故障

3.23.5　启用故障异常

3.24　优先级和抢占

3.25　组与子组

3.26　运行时间优先级控制

3.27　异常模式

3.27.1　NVIC尾链

3.27.2　NVIC迟到

3.27.3　NVIC POP抢占

3.28　练习：多中断工作

3.29　引导加载程序支持

3.30　练习：引导加载程序

3.31　功率管理

3.31.1　进入低功耗模式

3.31.2　配置低功耗模式

3.31.3　练习：低功耗模式

3.32　Cortex-M3

3.33　Cortex-M4

3.34　Cortex-M0

3.35　Cortex-M0+

第4章　Cortex微控制器软件接口标准

4.1　引言

4.2　CMSIS规范

4.3　CMSIS内核

4.4　CMSIS RTOS

4.5　CMSIS DSP

4.6　CMSIS SVD和DAP

4.7　CMSIS基础

4.8　编码规则

4.9　MISRA C

4.10　CMSIS内核结构

4.11　启动代码

4.12　系统代码

4.13　设备头文件

4.14　CMSIS内核头文件

4.15　中断与异常

4.16　练习：CMSIS和用户代码对比

4.17　CMSIS内核寄存器访问

4.18　CMSIS内核CPU内在指令

4.19　练习：内部位操作

4.20　CMSIS SIMD内部指令

4.21　CMSIS内核调试函数

4.22　练习：简单ITM

第5章　先进的架构特性

5.1　引言

5.2　Cortex处理器操作模式

5.3　练习：堆栈配置

5.4　系统服务调用

5.5　练习：SVC

5.6　Pend_SVC异常

5.7　例子：Pend_SVC

5.8　处理器之间的事件

5.9　独占访问

5.10　练习：独占访问

5.11　存储保护单元

5.12　配置MPU

5.13　练习：MPU配置

5.14　MPU子区间

5.15　MPU的局限性

5.16　AHB Lite总线接口

第6章　使用CMSIS RTOS进行开发

6.1　引言

6.2　入门

6.3　创建一个项目

6.4　使用CMSIS RTOS的第一步

6.5　线程

6.6　从RTOS开始

6.7　练习：第一个CMSIS RTOS项目

6.8　创建线程

6.9　练习：创建和管理线程

6.10　线程管理和优先级

6.11　练习：创建和管理线程Ⅱ

6.12　多个实例

6.13　练习：多个线程实例

6.14　构建代码并启动调试器

6.15　时间管理

6.16　时间延迟

6.17　等待事件

6.18　练习：时间管理

6.19　虚拟定时器

6.20　练习：虚拟定时器

6.21　空闲的守护进程

6.22　练习：空闲的线程

6.23　线程间的通信

6.24　练习：信号

6.25　练习：中断信号

6.26　练习：CMSIS RTX和SVC异常

6.27　练习：信号量发信号

6.27.1　使用信号量

6.27.2　发信号

6.27.3　多路复用

6.27.4　练习：多路复用

6.27.5　会合

6.28　练习：会合

6.29　练习：信号量隔离

6.29.1　信号量注意事项

6.29.2　互斥

6.29.3　练习：互斥

6.29.4　互斥注意事项

6.29.5　数据交换

6.30　消息队列

6.31　练习：消息队列

6.32　内存池

6.33　邮箱队列

6.34　练习：邮箱

6.34.1　配置

6.34.2　线程定义

6.34.3　系统定时器配置

6.34.4　时间片配置

6.34.5　调度选项

6.34.6　优先级反转

6.34.7　练习：优先级反转

第7章　基于Cortex-M4的实用DSP

7.1　引言

7.2　Cortex-M4硬件浮点单元

7.3　FPU整体

7.4　FPU寄存器

7.5　启用FPU

7.6　异常与FPU

7.7　使用FPU

7.8　练习：浮点单元

7.9　Cortex-M4 DSP和SIMD指令

7.10　练习：SIMD指令

7.11　练习：优化DSP算法

7.12　CMSIS DSP库

7.13　CMSIS DSP库函数

7.14　练习：使用DSP库

7.15　DSP数据处理技术

7.16　练习：使用块处理的FIR滤波器

7.17　具有Q数的定点DSP

7.18　练习：定点FFT

7.19　实时处理设计

7.20　缓冲技术：双缓冲器或环形缓冲器

7.21　缓冲技术：FIFO消息队列

7.22　平衡加载

7.23　练习：RTX ⅡR

7.24　负责加载和直接存储访问的控制器

第8章　使用CoreSight进行调试

8.1　引言

8.2　CoreSight硬件

8.3　调试器硬件

8.4　CoreSight调试架构

8.5　练习：CoreSight调试

8.6　硬件配置

8.7　软件配置

8.8　调试局限性

8.9　指令追踪

8.10　练习：建立ITM

8.11　使用RTX RTOS的ITM进行软件测试

8.12　错误任务

8.13　软件测试任务

8.14　练习：使用ITM进行软件测试

8.15　使用ETM进行指令追踪

8.16　练习：使用ETM追踪

8.17　系统控制模块的调试支持

8.18　故障追踪

8.19　练习：处理器故障异常

8.20　CMSIS SVD

8.21　练习：CMSIS SVD

8.22　CMSIS DAP

8.23　Cortex-M0+ MTB

8.24　练习：MTB

8.25　调试特性总结

附录